
<html><body><div style="font-family: times new roman,new york,times,serif; font-size: 12pt; color: #000000"><div>Hello Ruben,<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>Can the Torus Fast-Daq cRIO be taken offline this afternoon to test the digital filter added to the FPGA code? <br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>Before deploying the code with the new filter implemented, I will start the Fast-Daq logging via the EPICS GUI so there will be a log of the voltage tap data before and after the filters are implemented. <br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>If all steps go well, my plan for testing the filters will be:<br data-mce-bogus="1"></div><div>1.) Record Fast-Daq data via EPICS of signals using the original code deployed right now.<br data-mce-bogus="1"></div><div>2.) Deploy new cRIO code with filter added to filter 60Hz noise.<br data-mce-bogus="1"></div><div>3.) Record Fast-Daq data via EPICS after filter is added.<br data-mce-bogus="1"></div><div>4.) Test varying widths of the filter's stopband to visually find what seems to filter 60Hz noise best.<br data-mce-bogus="1"></div><div>5.) Redeploy original code.<br data-mce-bogus="1"></div><div>6.) Review recorded data to confirm what filter parameters worked best.<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>If anything negative happens at any point, I will stop and redeploy the original code.<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>Please let me know if there are any steps that should be added to my test plan above.<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>Best regards,<br data-mce-bogus="1"></div><div>Tyler<br data-mce-bogus="1"></div></div></body></html>