
<html><body><div style="font-family: arial, helvetica, sans-serif; font-size: 12pt; color: #000000"><div>Brian,</div><div><br data-mce-bogus="1"></div><div>This looks very encouraging.<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>It certainly sounds like we should remove C34 from all the CERNOX boards.<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>However, before we do that, a couple of questions:<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>1. Do we understand why C34 failed after a period of time (about one year for one of the chassis?). I know you said that it might be a bad component batch issue.<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>2. By removing C34, could we be moving the problem elsewhere with another imminent component failure down the road?<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>If we cannot answer the above questions satisfactorily, I would recommend that we leave the remaining boards as they are.<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>Can you check and give me a list of which CERNOX sensors are interlocked to produce either a controlled ramp down or a fast dump?<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>There may be a way that we can avoid fast dumps if the boards go bad during a Physics run, as a splice which is slowly going bad will first produce a slowly increasing voltage followed by a slowly(?) increasing temperature, whereas a board failure causes the splice temperature read back to suddenly jump to a high value.<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>Regards<br data-mce-bogus="1"></div><div><br data-mce-bogus="1"></div><div>Ruben<br data-mce-bogus="1"></div><div><br></div><div><br></div><hr id="zwchr" data-marker="__DIVIDER__"><div data-marker="__HEADERS__"><b>From: </b>"Brian Eng" <beng@jlab.org><br><b>To: </b>"Ruben Fair" <rfair@jlab.org>, "dsg-hallb magnets" <dsg-hallb_magnets@jlab.org><br><b>Cc: </b>"bachiman" <bachiman@jlab.org>, "Probir Ghoshal" <ghoshal@jlab.org>, "Denny Insley" <dinsley@jlab.org><br><b>Sent: </b>Thursday, October 12, 2017 3:17:42 PM<br><b>Subject: </b>Re: Torus CERNOX board failure<br></div><div><br></div><div data-marker="__QUOTED_TEXT__">Forgot to send to mailing list, here's the results of swapping the boards out: https://logbooks.jlab.org/entry/3488318<br><br>I'm not sure what the expected accuracy/precision of the LV chassis and/or Cernox is, but it seems like a few mK difference is negligible?<br><br>> On Oct 11, 2017, at 10:51 AM, Brian Eng <beng@jlab.org> wrote:<br>> <br>> Hi Denny,<br>> <br>> I plan on swapping the PCB out today sometime before lunch.<br>> <br>> So there will definitely be some alarms. I'll also need to restart the cRIO once the swap out is complete, which might cause additional alarms.<br>> <br>>> On Oct 10, 2017, at 10:27 AM, Ruben Fair <rfair@jlab.org> wrote:<br>>> <br>>> Brian,<br>>> <br>>> Torus Chassis #4 should be fine.<br>>> <br>>> Please just let Denny know before you swap it out as the splice temperature on the hex beam will trip the interlock again as it did last time.<br>>> <br>>> Ruben<br></div></div></body></html>